-
-
Cadence推出验证计算平台加快系统开发时间并提高其质量
The Palladium XP验证计算平台为开发者提供了其设计的高保真描绘(high-fidelity representation)，让他们能够迅速而有把握地找到并修复错误，从而得到更高质量的IP...
-
Cadence使用最新开放型综合平台加快SoC实现，降低成本
“在GLOBALFOUNDRIES，我们专注于为我们的客户提供能在先进技术上迅速实现量产的领先能力，”GLOBALFOUNDRIES IP体系副总裁Walter Ng说。“共同为我们的客户提供应用优化...
-
Cadence与ARM合作开发ARM优化型系统实现方案
为提供该解决方案，Cadence将会采取以下措施： · 在公司新公布的IP堆栈中支持为ARM处理器设备优化的内置软件。 · 用Cadence Virtualization技术改进ARM工具与IP的可互...
-
Cadence为复杂的FPGA/ASIC设计提高验证效率
通过这种最新技术，可借助额外的提取功能及早进行错误侦测，包括支持即将发布的 UVM1.0标准用于测试平台验证。利用UVM方面10年的技术经验，Cadence提供了基于UVM的额外的方法学支持和指标集，...
-
SpringSoft于第49届DAC展示新一代芯片设计与验证技术
尽管DAC都是很难懂的技术与电子学，参观SpringSoft 1030号摊位的访客可以参加每日三项抽奖，有机会赢得机器人球(Sphero Robotic Ball)。这是第一个能够利用倾斜、触摸或摇晃...
-
Cadence协助创意、联电克服先进制程设计挑战
Cadence与创意电子两家公司的工程师们密切合作，运用Cadence解决方案克服了设计实现与DFM验证的设计挑战。创意电子运用Cadence Encounter解决方案支援20nm布局与绕线流程中所...
-
Cadence宣布新版Allegro TimingVision Environment工具
· TimingVision environment在设计画布编辑期间对有源信号和相关信号提供动态反馈 · 自动交互式相位调整(AiPT)对选定组的差分给予静态和动态的相位约束补偿 · 自动交互式延迟...
-
-
应用Cadence Protium S1，晶晨半导体大幅缩短多媒体SoC软硬件集成时间
晶晨是Protium S1平台测试的早期参与者之一，期间受益于平台独有的设计实现和原型验证加速能力，可以比以往更早启动SoC设计的软件开发。同时，平台助设计师加快Linux和安卓操作系统的启动速度，并...
-
Cadence发布业界首款面向汽车、监控、无人机和移动市场的神经网络DSP IP
随着神经网络应用的日益深入和复杂，对计算的要求也与日俱增;同时，神经网络的自身架构在不断更新换代，新网络、新应用和新市场也层出不穷。上述趋势之下，业界亟需一款针对嵌入式系统量身定制的高性能、通用型神经...
