cc新挑战 联发科都皱眉了

cc新挑战 联发科都皱眉了

Cadence全球执行副总裁黄小立表示，近年来亚太区芯片设计公司对验证工具的需求已显着攀升。

黄小立进一步解释，要达到上述设计目标，SoC开发商势必须使用先进制程，然而在先进制程设计中打造类比功能极为吃力，因此许多芯片大厂如联发科，已开始利用数位预失真(DigitalPre-distrotion)和数位校正(DigitalCalibration)等方法，将许多类比功能转换为数位设计，降低在先进制程节点实作类比电路的挑战。

不仅如此，先进制程的设计规则愈来愈多，且类比与数位电路须同步验证，才能确保芯片功能运作无虞，因而对混合讯号验证的需求愈来愈高，也因此益华不断投入新技术研发，如近期所提出的“RealNumberModeling”技术，即可让设计人员在数位模拟环境中执行类比电路模拟，从而大幅提高SoC的验证效率。

黄小立指出，亚太地区的芯片商长久以来较重视设计实作(DesignImplementation)层面，对于验证的投入相对较少。然而，随着SoC设计益趋复杂，芯片商已逐渐体认到验证的重要性，毕竟一旦发生错误而须返工，花费的时间与成本负担愈来愈大，因此这一两年购买电子设计自动化(EDA)验证工具的厂商家数已有明显增加。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。